博客
关于我
强烈建议你试试无所不能的chatGPT,快点击我
verilog中阻塞赋值和非阻塞赋值的区别
阅读量:5328 次
发布时间:2019-06-14

本文共 261 字,大约阅读时间需要 1 分钟。

1) 时序电路建模时,用非阻塞赋值。

2) 锁存器电路建模时,用非阻塞赋值。

3) 用always块建立组合逻辑模型时,用阻塞赋值。

4) 在同一个always块中建立时序和组合逻辑电路时,用非阻塞赋值。

5) 在同一个always块中不要既用非阻塞赋值又用阻塞赋值。

6) 不要在一个以上的always块中为同一个变量赋值。

7) 用$strobe系统任务来显示用非阻塞赋值的变量值

8) 在赋值时不要使用 #0 延迟

转载于:https://www.cnblogs.com/agllero/p/4901796.html

你可能感兴趣的文章
高并发一些处理办法
查看>>
单例模式的使用
查看>>
python中的函数
查看>>
配置tomcat虚拟机
查看>>
Python中append()与extend()的区别
查看>>
404 Note Found 队-Alpha9
查看>>
javascript 中==和===的区别
查看>>
bzoj 1610 连线游戏
查看>>
linux双机热备份
查看>>
Python编程-继承和接口
查看>>
解析json对象出现$ref: "$.list[0]"的解决办法
查看>>
LeetCode--Longest Common Prefix
查看>>
设计模式-12-命令模式
查看>>
lock condition
查看>>
Leetcode 372.超级次方
查看>>
【转】plist文件的内容清空
查看>>
STL之Ranges区间讨论
查看>>
读Thinking in Java(1~4)
查看>>
后缀自动机专题
查看>>
Js选择框脚本 移动操作select 标签中的 option 项的操作事项
查看>>